C30 Beschreibung eines Or-Gatter in VHDL und Simulation mit GHDL

  • 49 views

  • 0 favorites

  • avatar of user HTW Berlin HTW Berlin
  • 987 Medien
  • hochgeladen 10. April 2020

Beschreibung eines Or-Gatters und einer Testbench für dieses Gatter in VHDL. Anschliessend Simulation des Gatters mithilfe von GHDL und GTKwave.

Tags:
Kategorien: Informatik

Mehr Medien in "Informatik"